Contenido para llevar
Noticias y Eventos
Investigaciones
Oferta Académica
Centros CONACYTSegundo Seminario de Nanoelectrónica y Diseño Avanzado
Como parte de las actividades de la Rama Puebla del IEEE en INAOE, la Coordinación de Electronica de INAOE organiza el Segundo Seminario en Nanoelectrónica y Diseño Avanzado 2010 con el objetivo de difundir los últimos avances en electrónica relacionados con la nanoelectrónica y el diseño de circuitos electrónicos.
Alumnos de nivel licenciatura y estudiantes de maestría y doctorado de Ingeniería Electrónica y áreas afines podrán obtener información actualizada sobre tópicos relevantes en nanoelectrónica y diseño de circuitos de parte de especialistas en la materia provenientes de diversas instituciones del extranjero y de México.
El programa del Seminario se compone de contribuciones entrelazadas por parte del CAS-Tour y del Programa de Visitantes Distinguidos de la IEEE.
Este seminario ha sido resultado de los esfuerzos combinados de la Dirección de Investigación de INAOE, la Coordinación de Electrónica de INAOE, y los capítulos de Circuitos y Sistemas, de Dispositivos Electrónicos y de Computación de la Rama Puebla de la IEEE.
Programa:
Miércoles 19 de Mayo: |
|
| 10:00 - 11:30 | Dr. Stanislav Moshkalev State University of Campinas - UNICAMP, Brazil "Carbon nanotubes: Synthesis, characterization and applications" |
| 11:30 - 13:00 | Dr. Santiago Celma Pueyo Universidad de Zaragoza, España "Estrategias de diseño de receptores para comunicaciones ópticas en tecnología CMOS" |
Jueves 20 de Mayo: |
|
| 10:00 - 11:30 | Dr. José Luis Ausín Sánchez Universidad de Extremadura, España "Interfaces analógicas con consumo y voltaje extremadamente reducidos para sensores corporales no invasivos" |
| 11:30 - 13:00 | Dr. Rashid Bashir University of Illinois at Urbana - Champaign, USA "Silicon Sensors for Biology and Medicine" |
Viernes 21 de Mayo: |
|
| 10:00 - 11:30 | Dr. John D. Cressler Georgia Institute of Technology, USA "SiGe Technology: New Research Directions and Emerging Application Opportunities" |
| 11:30 - 13:00 | Dr. Sheldon Tan University of California at Riverside, USA "Architecture-level Thermal Modeling and Simulation for Multi-Core Chip Design" |
Congreso